

Laboratorio 3: Lógica secuencial y combinacional

Victoria Etcheverry, Sofia Modernell, Guadalupe Sosa

Carrera: Ingeniería en Mecatrónica, Universidad Tecnológica (UTEC)

Fray Bentos, Uruguay

victoria.etccheverry@estudiantes.utec.edu.uy, sofia.modernell@estudiantes.utec.edu.uy, guadalupe.sosa@estudiantes.utec.edu.uy

8 de Junio de 2025

Resumen—En esta práctica se desarrollaron distintas implementaciones digitales utilizando lógica combinacional y secuencial. Se construyó un contador ascendente/descendente de 0 a 3 con Flip-Flops JK y se representó la salida en un display de 7 segmentos. Además, se diseñó un contador de 0 a 127 par o impar. Se abordó también la resolución de un problema aplicado a un sistema de peaje, desde su análisis lógico hasta su implementación física en protoboard y simulación en MATLAB. Finalmente, se desarrolló en MATLAB un sumador-restador de 8 bits con almacenamiento de resultados y los cuatro tipos de registros digitales, obteniendo sus respectivas gráficas de comportamiento.

Keywords: Flip-flop JK, circuitos secuenciales, señal de reloj, contador binario, registros, sumador-restador.

Abstract—This project involved the development of various digital logic implementations using both combinational and sequential circuits. A 0-to-3 up/down counter was built using JK flip-flops, with its output displayed on a 7-segment display. Additionally, a 0-to-127 even or odd counter was designed. A toll system problem was also addressed, including logic analysis, circuit design, physical implementation on a protoboard, and simulation in MATLAB. Lastly, an 8-bit adder-subtractor with memory storage and four types of digital registers were developed and simulated in MATLAB, with corresponding timing diagrams.

I. INTRODUCCIÓN

En esta práctica se exploró el funcionamiento y la aplicación de los flip-flops tipo JK, elementos esenciales dentro del diseño de circuitos digitales secuenciales. Estos dispositivos permiten almacenar y manipular información en forma binaria, lo que los convierte en piezas clave para la construcción de sistemas electrónicos como contadores, registros y memorias. La particularidad del flip-flop JK radica en su capacidad para evitar estados indeterminados, una mejora significativa frente a otros tipos básicos, lo que aporta mayor confiabilidad y versatilidad al diseño digital.

Comprender el comportamiento de los flip-flops JK no solo facilita el diseño de circuitos más complejos, sino que también ayuda a entender conceptos fundamentales como el control de estados, la sincronización de señales y la retroalimentación en sistemas digitales. Esta práctica permitió experimentar con distintas configuraciones y observar directamente cómo las entradas J y K influyen en el cambio de estados del dispositivo, fortaleciendo así el conocimiento teórico con la experiencia práctica.

Además, se enfatizó la importancia de interpretar correctamente las señales de entrada para asegurar un funcionamiento estable y predecible, lo que es fundamental para evitar errores en sistemas reales. De esta manera, la práctica no solo aportó un entendimiento técnico, sino también una visión clara de las aplicaciones y desafíos asociados al uso de flip-flops JK en la electrónica digital.

II. OBJETIVOS

Objetivo general:

Diseñar, implementar y simular circuitos lógicos secuenciales y combinacionales para resolver problemas de control y procesamiento en sistemas digitales.

Objetivos específicos:

- Implementar contadores binarios usando flip-flops JK.
- Desarrollar un sistema de control de acceso vehicular con lógica combinacional y secuencial.
- Diseñar físicamente circuitos con compuertas lógicas estándar y flip-flops.
- Simular el funcionamiento de los circuitos en MATLAB.
- Construir un sumador-restador de 8 bits con almacenamiento de resultados.
- Simular y analizar distintos tipos de registros para observar su comportamiento temporal.

III. MATERIALES UTILIZADOS

TABLE I

MATERIALES UTILIZADOS

MATERIALES	CANTIDAD
PROTOBOARD	1
CABLES	-
DECODIFICADOR BCD A 7 SEG.	1
Display 7 seg.	1
RESISTENCIA 270Ω	10
AND CD4081BE	1
FLIP FLOP JK	2
GENERADOR DE SEÑALES	1
FUENTE DE VOLTAJE	1
MULTÍMETRO	1
DIP switch 4 posiciones	1

IV. MARCO TEÓRICO

Álgebra de Boole:

El álgebra booleana se diferencia del álgebra ordinaria en que las variables booleanas sólo tienen dos valores posibles: 0 y 1, que representan niveles de voltaje en circuitos digitales. Las variables booleanas no son números reales, sino estados lógicos. El álgebra booleana se basa en tres operaciones principales: OR, AND y NOT. Estas operaciones lógicas se utilizan en circuitos digitales, llamados compuertas lógicas, que se construyen con diodos, transistores y resistencias.

Para diseñar y simplificar circuitos lógicos, las expresiones booleanas deben representarse en formas estándar. Las dos formas más comunes son suma de productos (SOP) y producto de sumas (POS). La forma de suma de productos (SOP)

consiste en aplicar la operación OR entre varios términos AND, donde cada término AND está compuesto por variables complementadas o no complementadas. Esta forma es muy útil para simplificar circuitos, ya que permite reducir el número de compuertas necesarias en el diseño.

Por otro lado, la forma de producto de sumas (POS) consiste en aplicar la operación AND entre términos OR. Aunque el diseño y simplificación de circuitos se enfoca principalmente en la forma SOP, la forma POS también se utiliza en ciertos casos, dependiendo de la estructura del circuito.

Tablas de la Verdad:

Una tabla de verdad es una herramienta que muestra cómo la salida de un circuito lógico depende de los valores de sus entradas. Enumera todas las combinaciones posibles de niveles lógicos de entrada y el valor resultante en la salida.

Para una compuerta de dos entradas, hay 4 combinaciones posibles. Para tres entradas, hay 8 combinaciones, y para cuatro entradas, 16 combinaciones. En general, el número de combinaciones se calcula como 2^N , donde N es la cantidad de entradas.

Las combinaciones siguen la secuencia del conteo binario, lo que facilita su construcción sin omitir ninguna posibilidad. El valor de la salida depende del tipo de compuerta lógica utilizada.

Compuertas Lógicas:

OR y AND

En los circuitos digitales, una compuerta OR tiene dos o más entradas, y su salida será 1 si alguna de las entradas está en nivel 1 lógico y 0 sólo cuando todas las entradas estén en 0 lógico.

En los circuitos digitales, una compuerta AND de dos o más entradas produce una salida de 1 únicamente cuando todas sus entradas están a nivel 1 lógico. En cualquier otro caso, la salida será en nivel 0 lógico.

En el caso de ambas compuertas su comportamiento se mantiene independientemente del número de entradas.




Fig.1 Compuerta OR y AND respectivamente

TABLE II

TABLA DE LA VERDAD COMPUERTA OR Y AND

ENTRADAS		OR	AND
A	B	$X = A + B$	$X = AB$
0	0	0	0
0	1	1	0
1	0	1	0
1	1	1	1

NOT

En los circuitos digitales, una compuerta NOT, también conocida como inversor, tiene una sola entrada y su salida siempre es el opuesto del nivel lógico de la entrada. Si la entrada es 0, la salida será 1, y si la entrada es 1, la salida será 0. Este circuito invierte la señal de entrada en todos los puntos de la forma de onda.



Fig.2 Compuerta NOT

TABLE III

TABLA DE LA VERDAD COMPUERTA NOT

A	$X = A'$
0	1
1	0

NOR y NAND

La compuerta NOR es similar a una compuerta OR con un inversor en la salida. Su símbolo incluye un pequeño círculo en la salida, indicando la operación de inversión. La tabla de verdad muestra que su salida es el inverso de la compuerta OR: solo es ALTA cuando todas sus entradas están en BAJO.

La compuerta NAND funciona como una compuerta AND seguida de un inversor, con un símbolo similar al de AND pero con un pequeño círculo en la salida. La tabla de verdad indica que su salida es el inverso de la compuerta AND: solo es BAJA cuando todas sus entradas están en ALTO.

Ambas compuertas pueden tener más de dos entradas y mantienen el mismo principio de inversión.




Fig.3 Compuerta NOR y NAND respectivamente

TABLE IV

TABLA DE LA VERDAD COMPUERTA NOR

ENTRADAS		NOR	NAND
A	B	$X = (A + B)'$	$X = (AB)'$
0	0	1	1
0	1	0	1
1	0	0	1
1	1	0	0

Display de ánodo común

Un display de ánodo común es un tipo de visualizador de 7 segmentos en el que todos los ánodos (terminales positivos) de los LED están conectados en común a una fuente de voltaje positivo. Para encender un segmento, se debe aplicar un nivel lógico bajo (0 V) al cátodo correspondiente. Esto significa que los segmentos se activan con señales de nivel bajo, es decir, cuando se conecta el cátodo a tierra. Este tipo de display es adecuado cuando se utilizan salidas que pueden absorber corriente (hundir corriente) en lugar de suministrarla.

Pull-up y Pull-down

Los resistores pull-up y pull-down son componentes fundamentales en circuitos digitales para definir un nivel lógico estable cuando una entrada se encuentra en estado flotante (no conectada). Un pull-up conecta la entrada a Vcc mediante una resistencia, forzando un nivel lógico alto (1) por defecto, mientras que un pull-down la conecta a GND, estableciendo un

nivel lógico bajo (0). Su uso evita lecturas erráticas por ruido eléctrico y asegura un comportamiento predecible del sistema.

Decodificador:

Un decodificador es un circuito combinacional que convierte una entrada codificada en una salida única activada. Generalmente, toma n bits de entrada y genera hasta 2^n líneas de salida, donde solo una de ellas estará en nivel alto (o bajo, según el diseño) dependiendo de la combinación de entrada. Cada línea de salida representa una de las posibles combinaciones binarias de las entradas. Por ejemplo, un decodificador de 3 a 8 tiene 3 entradas y 8 salidas, y activa solo una salida a la vez.

Multiplexor:

El multiplexor es un dispositivo de conmutación utilizado en circuitos digitales para seleccionar una de varias señales de entrada y dirigirla hacia una única salida. Este componente se clasifica como un circuito combinacional, ya que su comportamiento depende únicamente de las entradas actuales, sin necesidad de memoria o almacenamiento. Un multiplexor de e entradas y s líneas de selección puede dirigir una de las entradas a la salida, siendo s el número de líneas de selección necesarias para elegir entre las e entradas, cumpliendo la relación $e = 2^s$.

Lógica Combinacional vs. Lógica Secuencial

La lógica digital se clasifica en dos grandes ramas: lógica combinacional y lógica secuencial.

a. Lógica combinacional: Es aquella donde la salida depende exclusivamente del valor actual de las entradas. No tiene memoria; es decir, no recuerda estados anteriores. Ejemplos típicos de circuitos combinacionales son las compuertas lógicas, sumadores, multiplexores, codificadores y decodificadores.

b. Lógica secuencial: A diferencia de la combinacional, este tipo de lógica sí depende del historial de las entradas, ya que incorpora elementos de memoria (como flip-flops o registros). En la lógica secuencial, la salida depende tanto del estado actual de las entradas como del estado anterior del sistema. Ejemplos de circuitos secuenciales incluyen los contadores, máquinas de estados y registros de desplazamiento.

Diagramas y Tablas de Estados

Los diagramas de estado y tablas de estado son herramientas esenciales para el análisis y diseño de circuitos secuenciales.

a. Diagrama de estados: Representa gráficamente los distintos estados de un sistema secuencial y las transiciones entre ellos. Cada estado se muestra como un círculo, y las transiciones se indican con flechas etiquetadas con las condiciones que las activan.

b. Tabla de estados: Es la forma tabular de representar el comportamiento de un sistema secuencial. Indica el estado actual, las entradas, el siguiente estado y, en algunos casos, las salidas.

Estas herramientas permiten modelar y simular cómo cambia un sistema a lo largo del tiempo en respuesta a diferentes entradas, lo que es fundamental para comprender su funcionamiento y prever su comportamiento.

Señal de Reloj

Existen sistemas digitales síncronos y asíncronos, los circuitos digitales en su mayoría son sistemas síncronos, esto es, que el tiempo es exacto para el sistema y se determina su cambio basados en esta señal, conocida como reloj. Un reloj es una señal o tren de pulsos de onda cuadrada.

Flip Flops con reloj

Los flip flops se sincronizan con una señal de reloj que puede ser denominada como CLK, CP o CK. Adicionalmente, los flip flops se activan por flancos, esto significa que sólo cambian de estado cuando hay transición de señal, al contrario de lo que sucede con los latch (básculas) que se disparan por nivel.

Flip Flop tipo JK

El flip-flop JK es uno de los biestables más utilizados por su versatilidad. Combina las funciones de los flip-flops tipo SR (Set-Reset, que permite establecer o reiniciar el estado, pero tiene un estado indeterminado si ambas entradas están en 1) y T (Toggle, que cambia su estado en cada pulso si la entrada está en 1), eliminando el estado indeterminado del SR gracias a una lógica interna más completa.




Fig.4 Diagrama interno del Flip-Flop JK




Fig.5 Diagrama de tiempos del Flip-Flop JK

Funcionamiento básico:

$J = 0, K = 0 \rightarrow$ No cambia el estado (mantiene).

$J = 0, K = 1 \rightarrow$ El flip-flop se resetea ($Q = 0$).

$J = 1, K = 0 \rightarrow$ Se establece el estado ($Q = 1$).

$J = 1, K = 1 \rightarrow$ El estado cambia (toggle).

Tabla de Excitación del Flip-Flop JK

La tabla de excitación indica qué valores deben tener las entradas J y K para que el flip-flop pase de un estado actual Q_n a un estado siguiente Q_{n+1} .

J	K	Valor actual Q_n	Siguiente valor Q_{n+1}
0	X	0	0
1	X	0	1
X	0	1	1
X	1	1	0

Fig.6 Tabla de excitación del Flip-Flop JK

Aplicaciones del Flip-Flop JK

Contadores: Los flip-flops JK son ideales para formar contadores binarios, debido a su comportamiento toggle. Se usan tanto en contadores asíncronos como en síncronos, dependiendo de cómo se conecten las señales de reloj.

Almacenamiento de datos: Pueden guardar un bit de información. Varios flip-flops combinados forman registros o memorias temporales de múltiples bits.

Memorias básicas: Junto con compuertas lógicas, se utilizan en la creación de celdas de memoria, registros de desplazamiento, y estructuras de RAM estática de pequeño tamaño.

Contadores Digitales

Los contadores digitales son circuitos secuenciales que generan una secuencia binaria sincronizada con una señal de reloj.

Tipos de contadores

Contadores ascendentes: Cuentan en orden creciente (0, 1, 2, ...).

Contadores descendentes: Cuentan hacia atrás (3, 2, 1, ...).

Contadores bidireccionales: Pueden contar en ambos sentidos, según un control de dirección.

Implementación con Flip-Flops JK

Contadores asíncronos: El primer flip-flop recibe el reloj, y los demás se activan por la salida del anterior. Son más simples pero tienen retardos acumulativos.

Contadores síncronos: Todos los flip-flops reciben el reloj al mismo tiempo. Son más rápidos y precisos, ideales para diseños donde la sincronización es crítica.

Registros Digitales:

Los registros digitales, en particular los registros de desplazamiento (*shift registers*), son un tipo de lógica secuencial. A diferencia de la lógica combinatorial, la lógica secuencial depende no solo del estado actual de las entradas, sino también del historial de valores anteriores, es decir, tiene memoria.

Estos registros permiten introducir retrasos discretos en señales digitales sincronizadas con una señal de reloj. En un registro de desplazamiento de “n” etapas, la señal de entrada se retrasa “n” ciclos de reloj hasta llegar a la salida. Cada etapa de estos registros suele estar compuesta por flip-flops tipo D o JK.

Tipos de registros de desplazamiento

Los registros se clasifican según la forma en que reciben y entregan los datos. Existen cinco configuraciones básicas:

1. Serial-In, Serial-Out (SISO)
2. Parallel-In, Serial-Out (PISO)
3. Serial-In, Parallel-Out (SIPO)
4. Parallel-In, Parallel-Out (PIPO)
5. Registro tipo Ring Counter

Serial-In, Serial-Out (SISO)

En este tipo, los bits se cargan de a uno por ciclo de reloj y también se extraen uno por uno. Una implementación de 4 etapas produce un retardo de cuatro ciclos entre la entrada y la salida.




Fig.7 Serial-in, serial-out shift register con 4 etapas

Cada pulso de reloj desplaza el dato hacia la siguiente etapa, hasta que aparece en la salida. El primer dato en entrar es también el primero en salir (FIFO).

Parallel-In, Serial-Out (PISO)

Este tipo permite cargar varios bits al mismo tiempo, pero se extraen uno por uno mediante pulsos de reloj.




Fig.8 Parallel-in, serial-out shift register con 4 etapas

Esta configuración es útil cuando se desea leer múltiples señales (como interruptores) usando un solo pin de entrada de datos, lo cual es ideal para sistemas con limitaciones de I/O.

Serial-In, Parallel-Out (SIPO)

Aquí, los bits se ingresan uno por ciclo, pero pueden leerse todos a la vez en salidas paralelas. Es ideal para controlar varios elementos como LEDs o relés desde una única línea de datos.




Fig.9 Serial-in, parallel-out shift register con 4 etapas

Los datos se van acumulando en cada etapa hasta completar el registro. Luego, están disponibles simultáneamente en las salidas paralelas.

Parallel-In, Parallel-Out (PIPO)

Este tipo combina funciones de entrada y salida paralelas, lo que permite cargar todos los bits al mismo tiempo y también leerlos todos juntos.




Fig.10 Parallel-in, parallel-out shift register con 4 etapas

Además, pueden configurarse para hacer desplazamientos en ambas direcciones. Sin embargo, requieren más pines, lo cual limita la cantidad de etapas posibles.

Registro como Ring Counter

Si se conecta la salida en serie de un registro nuevamente a su entrada, se obtiene una configuración conocida como ring counter. El dato se desplaza en un ciclo continuo mientras haya pulsos de reloj.




Fig.11 Shift register con realimentación para formar un ring counter

Si la salida se invierte antes de la realimentación, no es necesario cargar un valor inicial, ya que el circuito genera su propio patrón alternante.

Rebote en señales de reloj y métodos de filtrado

Cuando se usa una señal de reloj como un interruptor manual, suele ocurrir un fenómeno llamado rebote. Esto pasa porque al presionar o soltar el interruptor mecánico, los contactos no hacen un cambio instantáneo y limpio, sino que generan múltiples conexiones y desconexiones rápidas antes de estabilizarse. Este rebote hace que la señal de reloj tenga varios pulsos no deseados en lugar de uno solo, lo que puede provocar que un flip-flop cambie su estado varias veces erróneamente.

Para solucionar esto se usan filtros antirrebote, que pueden ser electrónicos o digitales. Estos filtros eliminan los pulsos rápidos y transitorios causados por el rebote, generando una señal estable y limpia para el circuito. Algunas técnicas comunes son filtros RC que suavizan la señal con un retardo, circuitos integrados o lógica programable que detectan cambios estables, y filtros digitales que validan que la señal se mantenga estable antes de considerarla válida. Este filtrado es importante para asegurar que los sistemas digitales funcionen correctamente cuando usan entradas manuales o señales mecánicas como reloj.

V. METODOLOGÍA

En la presente práctica se llevaron a cabo diversas actividades con el objetivo principal de comprender e implementar el funcionamiento de los flip-flops, específicamente del tipo JK. Para lograr esto, se abordaron cuatro problemas propuestos, los cuales fueron desarrollados inicialmente mediante simulación utilizando el entorno de diseño Simulink (Matlab) y, dos de estos problemas requirieron también una implementación física. A continuación, se detalla la metodología empleada tanto en la parte de simulación como en la parte de ensamblaje físico, según correspondiera en cada caso, con el fin de alcanzar los objetivos establecidos.

Simulación contador de dos bits ascendente y descendente:

Para la resolución de este problema, se implementó un sistema de conteo binario de 2 bits controlado por dos flip-flops tipo JK. Las entradas J y K del primer flip-flop se conectaron a una constante 1, mientras que las mismas entradas del segundo flip-flop se conectaron a la salida Q del primero. Además, ambos fueron conectados a un generador de pulsos, el cual proporcionó la señal de reloj que sincroniza el funcionamiento del sistema.

Para seleccionar el modo de operación, se utilizó un multiplexor cuya lógica interna fue diseñada a partir de compuertas lógicas, siendo ascendente (valor lógico 0) o descendente (valor lógico 1). Este multiplexor recibe como entradas el valor de Q, !Q de ambos flip-flops y una señal de

selección, dada por un switch manual, que determina el modo de conteo. Mediante la combinación de compuertas AND, OR y NOT, se estableció la lógica necesaria para permitir la conmutación de las diferentes condiciones de entrada de los flip-flops según el modo deseado.

En cuanto a las salidas, se utilizó la salida Q y Q! del segundo flip-flop como bits más significativos (MSB) y las del primer flip-flop como bits menos significativo (LSB), siguiendo una orden de importancia de izquierda a derecha para representar el número binario. Estas salidas se conectan a un decodificador de 7 segmentos, teniendo en cuenta que el mismo es para valores de 4 bits, por lo que, dos de ellos no fueron conectados. Por otro lado, el decodificador se conectó a un display para visualizar correctamente los valores reflejados.

Ensamblaje físico del sistema:

Para el ensamblaje del sistema, se aplicó una lógica pull-down al interruptor selector de modo (ascendente o descendente), teniendo una señal baja (0) por defecto en ausencia de acción del usuario. Las entradas de set y reset de los flip-flops JK fueron conectadas directamente a tierra para evitar interferencias en el conteo y mantener el comportamiento estable del sistema. La conexión de las entradas y salidas de los flip-flops se realizó de la misma manera que en la simulación. Adicionalmente, los bits de salida no utilizados del decodificador BCD a 7 segmentos fueron conectados a tierra, con el fin de evitar interferencias en la visualización. La conexión entre el decodificador y el display se realizó mediante líneas directas desde cada una de las siete salidas del decodificador (segmentos a-g) a los pines correspondientes del display, con una resistencia de por medio para evitar daños en el componente de visualización. Para la señal de reloj, se utilizó una onda cuadrada formada por un generador de señales, que proporciona una señal periódica estable para sincronizar el conteo del sistema. Se utilizó una frecuencia de 1Hz para asegurar un cambio de estado por segundo, un vpp de 5 v y 2,5 v de offset.

Simulación contador de 0-127 par e impar:

Para el desarrollo del segundo ítem, se implementó un contador binario de 7 bits capaz de contar desde 0 hasta 127. Partiendo del problema, el cual exige mostrar en los displays únicamente los números pares o impares dependiendo de la paridad de la suma de los dígitos del documento, se diseñó una lógica condicional en la etapa de conteo. Esta lógica se logró forzando el bit menos significativo (LSB) a un valor fijo mediante un switch: cuando se activa en '0', se obliga a que el contador solo produzca salidas pares (todos los números terminan en 0 binario); y cuando se activa en '1', solo genera salidas impares (terminan en 1 binario). Este enfoque se basó en la manipulación directa del LSB, redirigiendo su entrada desde el flip-flop correspondiente hacia un valor fijo controlado por el usuario, lo que permite alternar entre contar pares o impares.

Posteriormente, para visualizar los números generados, se desarrolló un codificador BCD escalonado, cuya función es convertir los 7 bits binarios del contador en tres grupos de 4 bits equivalentes a las unidades, decenas y centenas del número decimal. El codificador, está construido utilizando comparadores para detectar si el valor binario supera 9 (en cada dígito decimal), y sumadores que adicionan 6 en caso necesario, conforme al algoritmo estándar de conversión

binario a BCD. Cada grupo de 4 bits resultantes es enviado a un decodificador BCD a 7 segmentos, que permite visualizar la información en los displays. Estos decodificadores y displays están organizados en carácter de importancia: el grupo menos significativo corresponde a las unidades y el más significativo a las centenas.

En cuanto al funcionamiento de la simulación, el clock fue generado mediante una señal cuadrada periódica, y los registros del contador se actualizaron en cada flanco de subida. Además, se probaron ambos escenarios para comprobar el correcto filtrado de pares o impares en la salida. La solución propuesta no requiere intervención física, ya que todo se implementa y simula digitalmente, mostrando los resultados en un entorno gráfico e interactivo como lo es Simulink.

Simulación sistema de peaje:

El sistema simulado tiene como objetivo controlar el ingreso y salida de vehículos en un parqueadero, permitiendo el conteo preciso de automóviles para estudios de capacidad y rentabilidad. Entre las funciones clave del sistema se incluyen: sensor de detección vehicular, prioridad de paso, contadores binarios, y sistemas de reinicio manual y automático.

Durante el desarrollo, se identificaron dos principales problemas funcionales.

El primer problema surgió a raíz de la detección de dos autos, uno esperando entrar y otro salir, por lo que se decidió utilizar una lógica de preferencia para el auto de salida, para lograr esto se implementó un comparador entre ambos sensores. Este comparador surge de una compuerta not y una and, primero se conecta la salida del sensor con prioridad al not, luego, la salida de ese not y del otro sensor a la compuerta and, esta última salida se conecta a la entrada del contador del sensor de entrada (sin prioridad). Lo que se espera que suceda con este comparador es que, en el caso de que se activan ambos sensores, la barrera se levantará, pero al contador de entrada le llegará un 0, por lo que no se añadirá nada a la cuenta, mientras que al contador de salida le llegará simplemente la respuesta del sensor, lo que se traduce en un 1, añadiendo uno al contador.

El segundo problema es el límite del parqueadero, el cuál en este caso es de 9 autos. Sin la lógica adecuada, la barrera se seguirá levantando hasta el límite del contador (15) y no hasta el límite real del parqueadero, además de que, no se tienen en cuenta cuantos autos hay realmente dentro del mismo, ya que no se establece ninguna relación entre los autos que entran y los que salen. Debido a esto, se implementó un restador y luego un comparador. El restador está conectado a las salidas de los contadores, haciendo la resta entre los autos que entraron y los que salieron, permitiendo saber el número real de autos que se encuentran dentro del parqueadero, luego, la salida de esa operación se compara con la capacidad total (9), y la salida de toda esta lógica se conecta como entrada del contador de ingreso. Esta implementación permite que una vez realizada la resta y comparado este valor con el cupo del parqueadero, si la misma es igual, entra a los contadores y la barrera el valor 0, interrumpiendo el paso de un nuevo vehículo, mientras que si el valor es menor, se obtiene un 1 y funciona con normalidad.

Una vez planteados y solucionados los problemas, se implementó el sistema en conjunto. Para empezar el comparador de prioridad, luego los contadores, a su vez, de la salida de estos los decodificadores y displays, además del

restador y comparador de espacio. También se agregó un reset manual.

Los contadores constan de 4 flip-flop, ya que los mismos tienen espacio para 4 bits. La conexión se realizó de tal manera que los clocks de cada flip-flop se unieron con sus respectivos sensores, en este caso se utilizó un pulsador para representar los mismos. Además, el primer J y K de ambos contadores también se vincularon al pulsador. Las entradas J y K del segundo flip-flop se conectaron a la salida Q del primero, también, esta salida se conectó a un and, en el cuál se adhirió la salida Q del segundo flip-flop, llevando a que la salida de esa compuerta se conectara a los terceros J y K. Se repitió el uso de la compuerta, utilizando la salida del primer and y la Q del tercer flip-flop para conectarlo a las entradas J y K del último flip-flop. Para visualizar la salidas, tanto en un display como en leds, se conectan los mismos a las respectivas salidas Q, teniendo en cuenta que Q0 (el primer flip-flop) es el bit menos significativo.

Para la implementación del reset automático se utilizó lógica combinacional, logrando el correcto funcionamiento del mismo en la simulación.

Ensamblaje físico del sistema:

Debido a limitaciones de tiempo y componentes, no se pudo implementar lo simulado exactamente de la misma manera, por lo que, se realizó una versión simplificada.

En la nueva versión, solo se utilizó el pulsador, un contador de 4 bit (dos integrados con 4 flip-flop), un decodificador de 7 segmentos, un display y el reset manual.

Para comenzar, se empleó un switch, conectándolo con lógica pull down, uno de los botones del switch se utilizó simulando un sensor y otro como reset manual. Para la conexión del reset manual se agregó un capacitor en paralelo a la resistencia entre el switch y la tierra, este circuito funciona como un filtro, evitando el rebote y ruido consecuentes de usar el mismo pulsador como clock.

En esta parte se varió un poco la conexión de los integrados, las entradas J y K de los 4 flip-flop se conectaron a la fuente de alimentación (Vcc), los 4 set se llevaron a tierra, y como se explicó anteriormente, todos los reset al switch de reset manual. Además, los clock de cada flip-flop fueron conectados a la salida Q del anterior, a excepción del primero, este se conectó al switch utilizado como sensor.

Las salidas Q se conectaron a LED indicadores y al decodificador de 7 segmentos, vinculado a un display. Para simular la barrera, se empleó un motor dc con reducción controlado por un puente H, cuya entrada se activa mediante la señal del pulsador. El sistema fue probado tanto en modo de conteo ascendente como descendente, verificando el control de la dirección de giro del motor.

Simulación Sumador-restador 8 bits:

La implementación del sumador-restador de 8 bits se llevó a cabo mediante el diseño escalable de sumadores completos de 1 bit conectados en cascada para formar unidades de 4 bits, las cuales se replicaron y combinaron nuevamente para cubrir los 8 bits requeridos. Cada sumador recibe dos operandos binarios y una señal de acarreo de entrada, generando como salidas un bit de suma y un bit de acarreo de salida. La operación de suma se realiza mediante una doble compuerta XOR: la primera calcula la suma parcial entre los dos operandos, y la segunda incorpora el acarreo de entrada. El acarreo de salida se

determina mediante una lógica OR que combina tres productos AND entre las señales de entrada, permitiendo la correcta implementación del acarreo entre las diferentes etapas del sumador.

Para la operación de resta, uno de los operandos es complementado bit a bit y se activa el bit de acarreo inicial, lo que permite utilizar el mismo circuito para ambas operaciones, suma y resta. El diseño completo del sumador-restador de 8 bits se conforma por la conexión de dos bloques de 4 bits, lo que facilita la escalabilidad del sistema.

El resultado de cada operación se almacena en una memoria construida mediante flip-flops tipo D, con capacidad total de 10 bits. Esta memoria conserva 8 bits correspondientes al valor resultante de la operación, 1 bit para el acarreo generado, y 1 bit adicional que representa el signo del resultado. La sincronización del almacenamiento se realiza a través de una señal de reloj, lo que establece una visualización controlada y ordenada de la operación ejecutada y su resultado.

Simulación de registros SIPO, SISO, PISO y PIPO:

Se implementaron los cuatro tipos de registros de desplazamiento estudiados: Serial-In Parallel-Out (SIPO), Serial-In Serial-Out (SISO), Parallel-In Serial-Out (PISO) y Parallel-In Parallel-Out (PIPO). Cada diseño se desarrolló utilizando estructuras secuenciales basadas en flip-flops tipo D y controlados mediante una señal de reloj común. Para cada tipo de registro, se programó una rutina de simulación que permite visualizar el comportamiento temporal de las salidas en función de las entradas aplicadas. Se realizaron simulaciones dinámicas para analizar cómo se propagan los datos a través de los registros a lo largo del tiempo, y se generaron gráficas que muestran el estado de las salidas con respecto a cada flanco de reloj. Esto permitió validar el funcionamiento esperado de cada registro y comparar sus características operativas.

Posteriormente, se desarrolló un registro tipo PIPO con capacidad adicional de desplazamiento serial, conforme al diseño estudiado en clase. Este registro permite tanto la carga paralela de datos como su desplazamiento secuencial bajo control de reloj. La implementación combina entradas paralelas con una lógica de control que habilita el desplazamiento hacia la izquierda o derecha de los datos cargados. Se diseñó una interfaz de simulación que permite ingresar un vector de datos, controlar las señales de habilitación y observar el efecto del desplazamiento serial a través de representaciones gráficas del comportamiento temporal de cada bit de salida.

VI. RESULTADOS

TABLE V

TABLA DE ESTADO - CONTADOR 2 BITS ASCENDENTE/DESCENDENTE

Qn		Qn+1					
Q1	Q0	Q1	Q0	J1	K1	J0	K0
0	0	0	1	0	X	1	X
0	1	1	0	1	X	X	1
1	0	1	1	X	0	1	X
1	1	0	0	X	1	X	1

En la tabla V "Tabla de estado - Contador 2 bits ascendente/descendente" se observan las diferentes salidas, con sus correspondientes entradas, de una contador de dos bits con flip-flops tipo JK. Qn representa el estado actual de las salidas

del contador en un momento n, Q1 es el bit más significativo (MSB) del contador y Q0 Es el bit menos significativo (LSB) del contador. Qn+1 refleja el estado futuro de las salidas del contador en el siguiente ciclo de reloj (n+1), Q1 es el MSB del estado futuro y Q0 el LSB. J1 y K1 corresponden al flip-flop que controla el bit Q1, mientras que J0, K0 corresponden al flip-flop que controla el bit Q0..

A partir de esta tabla, se extrajeron las ecuaciones lógicas para J1, K1, J0 y K0 en función de Q1 y Q0.

TABLE VI

TABLA DE LA VERDAD - MULTIPLEXOR CONTADOR 2 BITS

S	Q	!Q	Y
0	Q	X	Q
1	X	!Q	!Q

Esta tabla representa el método operacional del multiplexor implementado para el cambio entre el conteo ascendente y el descendente. Como se refleja en la misma, si el switch está en la posición 0 (sin activar) se visualizará un conteo ascendente, mientras que, si el switch se encuentra en la posición 1 (activo) se observará un conteo descendente.



Fig.12 Gráficas extraídas del contador de 2 bits (0-3)

En esta imagen se ven reflejadas las gráficas del contador de 2 bits. La gráfica superior izquierda corresponde a la señal de reloj, con transiciones claras de bajo a alto y de alto a bajo. Esta señal es la que sincroniza las operaciones de los flip-flops, activando sus cambios de estado en cada flanco, en este caso, en flancos ascendentes. La señal "J.K Flip-Flop1" cambia de estado con la mitad de la frecuencia de la señal de reloj, alternando entre un nivel bajo y un nivel alto. Reflejando que es el bit menos significativo (Q0) del contador, ya que divide la frecuencia del reloj por dos. Mientras que, la señal "J.K Flip-Flop2" cambia de estado con la mitad de la frecuencia de "J.K Flip-Flop1", es decir, a un cuarto de la frecuencia del reloj original. Respetando el hecho de que es el bit más significativo (Q1) del contador.




Fig.13 Gráficas extraídas del contador de 7 bits (0-127)

En la respectiva imagen, observamos 8 señales digitales (pulsos cuadrados) distribuidas en 4 grupos de 2 gráficas cada uno, representando las salidas del contador y/o displays. Todas son señales de tipo digital, alternando entre un valor alto (lógico 1) y un valor bajo (lógico 0). La gráfica superior izquierda muestra la señal de mayor frecuencia, con muchos pulsos en un corto periodo de tiempo. A medida que se descende en las gráficas, las señales muestran frecuencias progresivamente más bajas y períodos más largos. Esto es característico de las salidas de un contador binario, donde cada bit (de LSB a MSB) tiene la mitad de la frecuencia del bit anterior.

TABLE VII

TABLA DE ESTADO - CONTADOR 4 BITS / SISTEMA DE PEAJE

Qn				Qn+1											
Q3	Q2	Q1	Q0	Q3	Q2	Q1	Q0	J3	K3	J2	K2	J1	K1	J0	K0
0	0	0	0	0	0	0	0	1	0	X	0	X	0	1	X
0	0	0	1	0	0	1	0	0	X	0	X	1	X	X	1
0	0	1	0	0	0	1	1	0	X	0	X	X	0	1	X
0	0	1	1	0	1	0	0	0	X	1	X	X	1	X	1
0	1	0	0	0	1	0	1	0	X	X	0	0	X	1	X
0	1	0	1	0	1	1	1	0	X	X	0	1	X	X	1
0	1	1	1	1	0	0	0	0	X	X	0	X	0	1	X
1	0	0	0	1	0	0	1	1	X	X	1	X	1	X	1
1	0	0	1	1	0	1	0	X	0	0	X	0	X	1	X
1	0	1	0	1	0	1	1	X	0	0	X	1	X	X	1
1	0	1	1	1	1	0	0	X	0	0	X	X	0	1	X
1	1	0	0	1	1	0	1	X	0	1	X	X	1	X	1
1	1	0	1	1	1	1	0	X	0	X	0	0	X	1	X
1	1	1	0	1	1	1	1	X	0	X	0	1	X	X	1
1	1	1	1	0	0	0	0	X	0	X	0	X	0	1	X

En la presente tabla se visualizan los diferentes comportamientos de un contador de 4 bits, según sus variaciones de entrada. Para entender esta tabla se aplican los mismos conceptos que para la primera tabla desarrollada y explicada, Table VI.

TABLE VIII

TABLA DE LA VERDAD - SWITCH CONTADOR 4 BITS / SISTEMA DE

PEAJE	
S1	clock
0	0
1	1

En la tabla VIII se refleja el vínculo existente entre el switch y el clock de los 4 flip-flops implementados en el contador. Lo que se interpreta es que, el estado del Switch va a ser el mismo que el del clock, por lo que, se entiende que lo que da los flancos de cambio es el switch.

TABLE IX

TABLA DE LA VERDAD - RESET CONTADOR DE 4 BITS / SISTEMA DE

PEAJE	
S2	Reset
0	0
1	1

Esta tabla representa como se implementó el reset manual del contador de 4 bits, se conectó directamente un switch a cada entrada de reset del contador.

TABLE X

TABLA DE LA VERDAD - BARRERA CONTADOR DE 4 BITS / SISTEMA DE

PEAJE	
S1	Barrera
0	0
1	1

En la presente tabla se refleja como el switch que funciona como sensor está estrechamente relacionado a la barrera del peaje. Si el sensor detecta un auto (el switch es activado) se activará, al igual que la barrera, permitiendo el correcto flujo de vehículos.




Fig.14 Gráficas extraídas del sistema de peaje

Esta imagen permite visualizar las diferentes señales extraídas del contador de 4 bits (sistema de peaje). La gráfica superior izquierda muestra la señal de reloj, mientras que las otras cuatro gráficas (Subsystem1, Subsystem2, Subsystem3, Subsystem4) representan las salidas de los bits del contador, ordenadas de mayor a menor frecuencia, lo que típicamente corresponde al bit menos significativo (LSB) hasta el bit más significativo (MSB) en un contador binario ascendente. Subsystem1 tiene la mitad de la frecuencia del reloj. Esto la identifica como el bit menos significativo (Q0) del contador, ya que su estado alterna con cada flanco activo

del reloj. Subsystem2 tiene una frecuencia de señal de la mitad de Subsystem1 (y un cuarto de la del reloj), esto corresponde al siguiente bit (Q1). Subsystem3 refleja una frecuencia de la mitad de Subsystem2 (y un octavo de la del reloj), esto corresponde al siguiente bit (Q2). Por último, Subsystem4 presenta una frecuencia de señal de la mitad de Subsystem3 (y un dieciseisavo de la del reloj). Esto corresponde al bit más significativo (Q3) del contador.

La relación de frecuencia entre las salidas (cada bit superior tiene la mitad de la frecuencia del anterior) es la característica que identifica a un contador binario síncrono ascendente, por lo que corresponde con lo que se implementó.

Se simularon los cuatro tipos de registros: SIPO, SISO, PISO y PIPO, y se obtuvieron gráficas que representen el comportamiento temporal de las salidas en relación con las entradas:

SIPO:




Fig. 15 Gráfica registro SIPO - clock

Esta gráfica muestra una señal de reloj (clock). Es una señal periódica cuadrada que alterna entre un estado bajo y un estado alto a intervalos regulares y en este caso, la frecuencia y el ciclo de trabajo son constantes.

La señal de reloj es fundamental en sistemas síncronos, ya que controla el momento en que ocurren las operaciones en el registro de desplazamiento, como la carga de datos o el cambio de estado de los flip-flops internos.




Fig. 16 Gráfica registro SIPO - serial in

Esta gráfica representa la entrada de datos serial (serial in) al registro SIPO. Se observa una secuencia de pulsos binarios que entran al registro bit a bit en cada flanco de reloj.

La señal muestra una secuencia de estados altos (1) y bajos (0) que son los datos que se están introduciendo en el registro de forma secuencial, es decir, el sistema representa una secuencia de bits.




Fig. 17 Gráfica registro SIPO - clr

Esta gráfica corresponde a la señal de clear (clr) o reinicio del registro. Inicialmente, la señal de clear está en un estado alto (1). Sin embargo, en un punto temprano de la simulación (aproximadamente en la primera unidad de tiempo), la señal clr transiciona a un estado bajo (0) y permanece en este estado bajo durante el resto de la simulación. Una señal clear activa en bajo (low-active) se usa para reiniciar el registro, poniendo todas sus salidas a 0. En este caso, se mantiene en 0 después de la transición inicial ya que el registro está habilitado para funcionar normalmente, sin ser reiniciado.




Fig. 18 Gráfica registro SIPO - Qa salida más significativa

Esta gráfica muestra la forma de onda de la salida Qa, identificada como la salida más significativa (MSB) del registro SIPO. En un registro SIPO, los datos entran de forma serial y se desplazan a través de los flip-flops internos. Las salidas paralelas (Qa, Qb, etc.) muestran el estado de los bits en cada posición del registro. La señal de Qa refleja los bits que han sido desplazados a la posición de la salida más significativa.




Fig. 19 Gráfica registro SIPO - Qb

Esta gráfica, muestra la forma de onda de la salida Q del registro SIPO.

Al igual que Qa, Qb es una de las salidas paralelas del registro. Su comportamiento también está directamente relacionado con la entrada serial y el reloj, pero con un retardo diferente al de Qa debido a su posición dentro de la cadena de desplazamiento del registro. Los cambios en Qb reflejan los bits que han sido desplazados a su posición específica.




Fig. 20 Gráfica registro SIPO - Q_c

Esta gráfica muestra la forma de onda de la salida Q del registro de desplazamiento SIPO. Al igual que las salidas Q_a y Q , descritas anteriormente, Q_c es una de las salidas paralelas. Su comportamiento refleja el estado del bit de datos que ha sido desplazado a su posición dentro del registro en un momento dado. Se observa una secuencia de pulsos que siguen el patrón de la entrada serial, pero con un retardo que es mayor que el de Q y Q_a , dado que los datos deben pasar por más etapas para llegar a esta salida.




Fig. 21 Gráfica registro SIPO - Q_d

Esta gráfica corresponde a la forma de onda de la salida Q_d del registro de desplazamiento SIPO. Los cambios en a representan los bits de datos que finalmente han recorrido todo el camino a través del registro hasta su posición de salida.

SISO:




Fig. 22 Gráfica registro SISO- CLK

Esta gráfica muestra la señal de reloj (CLK) para un registro de desplazamiento SISO (Serial In, Serial Out). Al igual que la señal de reloj para el SIPO, es una onda cuadrada periódica que es esencial para sincronizar las operaciones de desplazamiento dentro del registro.




Fig. 23 Gráfica registro SISO- Serial IN

Esta gráfica representa la entrada serial (Serial IN) de datos al registro SISO. Se observa una secuencia de pulsos binarios (estados altos y bajos) que se introducen al registro bit a bit.




Fig. 24 Gráfica registro SISO- Serial Out

Esta gráfica muestra la salida serial (Serial Out) del registro SISO. El patrón de pulsos de la salida serial es idéntico al de la entrada serial, pero con un retardo temporal significativo, que es igual al número de ciclos de reloj necesarios para que un bit recorra todas las etapas del registro.

PIPO:




Fig. 25 Gráfica registro PIPO - clock

Esta gráfica muestra la señal de reloj (clock) del registro PIPO. Es una onda cuadrada periódica con un ciclo de trabajo del 50%, alternando entre un estado bajo y un estado alto. Esta señal es fundamental para sincronizar las operaciones del registro, en particular, el momento en que se cargan los datos de las entradas paralelas y se reflejan en las salidas.




Fig. 26 Gráfica registro PIPO - entrada D en paralelo

Esta gráfica representa la entrada paralela D al registro PIPO. Se observa que la señal se mantiene en un estado lógico alto (1) durante la primera mitad del tiempo de simulación y luego transiciona a un estado lógico bajo (0) en aproximadamente la mitad del período de observación, permaneciendo en alto el resto del tiempo. Esta es una de las señales de datos que se cargarán simultáneamente en el registro.




Fig. 27 Gráfica registro PIPO - entrada C en paralelo

Esta gráfica muestra la entrada paralela C' al registro PIPO. Esta señal se mantiene en un estado lógico bajo (0) y transiciona a un estado lógico alto (1).




Fig. 28 Gráfica registro PIPO - entrada B en paralelo

Esta gráfica representa la entrada paralela B al registro PIPO. A diferencia de las entradas D y C, la entrada B se mantiene en un estado lógico alto (1).

durante la primera mitad del tiempo de simulación y luego transiciona a un estado lógico bajo (0)

aproximadamente en el mismo instante que las otras entradas cambian. Esto indica que se está aplicando un bit '0' a la entrada B en paralelo con los otros bits.




Fig. 29 Gráfica registro PIPO - entrada A en paralelo

Esta gráfica muestra la entrada paralela A al registro PIPO, la entrada A se mantiene en un estado lógico bajo (0).




Fig. 30 Gráfica registro PIPO - salida D en paralelo

Esta gráfica muestra la salida paralela D del registro PIPO. Se observa que la salida D se mantiene en un estado lógico bajo (0) y transiciona a un estado lógico alto (1) después de un ligero retardo con respecto a la transición de la "entrada D en paralelo". Este retardo es el tiempo de propagación del registro. Una vez que la salida D se pone en alto, permanece en ese estado, reflejando el bit que se cargó desde la entrada D.



Fig. 31 Gráfica registro PIPO - salida C en paralelo

Esta gráfica representa la salida paralela C del registro PIPO. Al igual que la salida D, la salida C se mantiene en un estado lógico bajo (0) y transiciona a un estado lógico alto (1) después de un retardo similar al de la salida D. Esto confirma que el bit '1' aplicado a la entrada C se ha cargado correctamente y se refleja en la salida C.




Fig. 32 Gráfica registro PIPO - salida B en paralelo

Esta gráfica muestra la salida paralela B del registro PIPO. A diferencia de las salidas D y C, la salida B se mantiene en un estado lógico alto (1) y transiciona a un estado lógico bajo (0) después de un retardo similar. Esto indica que el bit '0' aplicado a la entrada B se ha cargado correctamente y se refleja en la salida B.




Fig. 33 Gráfica registro PIPO - salida A en paralelo

Esta gráfica representa la salida paralela A del registro PIPO. la salida A se mantiene en un estado lógico bajo (0). Esto confirma que el bit '1' aplicado a la entrada A se ha cargado y se refleja en la salida A.

Las transiciones en las salidas paralelas (D, C, B, A)

ocurren simultáneamente, pero con un pequeño retardo de propagación respecto a las transiciones de las entradas

paralelas. Después de este retardo, el vector de salida es 1101 (D=1, C=1, B=0, A=1), lo cual corresponde exactamente al vector de entrada

1101 que se aplicó en el mismo instante, confirmando la correcta operación de carga paralela y la disponibilidad inmediata de todos los bits de datos almacenados en las salidas.

VII. CONCLUSIONES

Durante la realización de este laboratorio se abordó la implementación y simulación de distintos circuitos secuenciales y combinacionales. Se logró construir físicamente un contador de 2 bits con capacidad de contar en forma ascendente o descendente, así como también la barrera automática, que incluía un contador de 4 bits con función de reset para controlar el flujo de ingreso. Para este último, fue necesario implementar un filtro físico anti-bouncing para evitar el conteo incorrecto debido a los rebotes de los pulsadores; este filtro no fue considerado en las simulaciones.

La solución teórica propuesta para la barrera fue más amplia que la implementada en el laboratorio, ya que incorporaba sensores de entrada y salida y una lógica comparadora para asegurar una cuenta precisa del número de personas. Sin embargo, debido a limitaciones del laboratorio, como la disponibilidad de componentes y la complejidad del montaje, esta solución no se ensambló físicamente.

Por otro lado, el contador de paridad de 7 bits, los registros y el sumador fueron desarrollados únicamente a nivel de simulación. A través de estas simulaciones fue posible analizar los tiempos de propagación, observar comportamientos esperados y validar su correcto funcionamiento lógico.

Durante el armado de los circuitos físicos, se presentaron algunas dificultades, como problemas de funcionamiento relacionados con la protoboard y el integrado del flip-flop JK, lo cual obligó a reemplazarlos para lograr una operación estable. También se observó que, al implementar la barrera, el sistema inicialmente realizaba sumas de a dos debido a los rebotes, situación que se solucionó con la implementación del filtro mencionado anteriormente.

El análisis de las gráficas de tiempo de los circuitos simulados mostró un comportamiento consistente con las expectativas teóricas, confirmando el correcto diseño de los sumadores y flip-flops JK en condiciones ideales.

En cuanto a los objetivos planteados al inicio del laboratorio, se logró cumplir con la mayoría: se comprendieron y aplicaron los principios de funcionamiento del flip-flop JK, se diseñaron y analizaron circuitos combinacionales y secuenciales, y se verificaron sus comportamientos tanto de forma práctica como teórica. La única limitación fue la imposibilidad de llevar a cabo físicamente la solución completa de la barrera inteligente, aunque su diseño teórico fue correctamente desarrollado y analizado.

Además, cabe destacar que no se logró simular correctamente el registro PISO (Parallel-In Serial-Out). A pesar de haber seguido el diseño esperado y configurar correctamente las entradas y señales de reloj, el comportamiento del circuito no respondió como debía. Esto dificultó el análisis completo de su funcionamiento y evidencia la necesidad de revisar más en profundidad tanto el diseño como la configuración del componente en la herramienta de simulación, o incluso considerar su implementación práctica para validar su desempeño.

En resumen, el laboratorio permitió reforzar los conocimientos sobre circuitos digitales, especialmente en lo referente a la transición entre simulación y montaje físico, y demostró la importancia de considerar aspectos prácticos como el rebote de señales, la calidad del hardware, y los límites del entorno de trabajo. A pesar de los desafíos, la experiencia fue enriquecedora y se cumplieron los objetivos centrales del trabajo.

VIII. EVIDENCIAS

V. Etcheverry, S. Modernell, y G. Sosa, [https://drive.google.com/drive/folders/1LYfWaduJHsQUFreLxPiP5HwkeopV527b]. [Accedido: Junio, 2025]

REFERENCIAS

[1] Tocci, R. J., Widmer, N. S., & Moss, G. L. (2007). *Digital systems: Principles and applications* (10th ed., Trans. L. M. Cruz Castillo). Pearson Educación de México.

[2] Introduction to Shift Registers. (s. f.). En All About Circuits. Recuperado el 8 de junio de 2025, de All About Circuits: <https://www.allaboutcircuits.com/textbook/digital/chpt-12/introduction-to-shift-registers/>